返回

通信与信息系统实验室,通信原理实验箱

通信与信息系统实验室

(一)通信原理实验装置
一、概述
 通信原理实验箱根据当前各大专院校通信原理课程的教学重点,以现代数字传输技术和软件无线电技术为主要实验方向,强化了有关模拟信号的数字化、各类数字信号的复接与解复接、信源及信道编解码、信息的数字化调制与解调、模拟与数字锁相等内容。为突出重点,集中利用有限的软硬件资源,具体做法是进一步强化了软件无线电技术,通过FPGA与DSP的协同工作进行双向信号的编解码处理、信息的数字化调制与解调处理,而舍弃了电话接口电路、电话交换模块等非关键的技术内容。实验中必需的双向信源则采用可任意改变信号频率、信号幅度的内置函数信号发生器以及数字码型发生器代替,通过双踪示波器或误码检测仪等设备观察传输效果。
同时,本系统又继承了现代通信技术创新实验系统的模块化设计特点,我公司为其配套的共有9个基本功能模块模块,基本电路设计合理,信源编码包括PAM、ADPAM、PCM、CVSD等,信道编码包括HDB3码、CMI码等;调制解调方式涵盖FSK、BPSK、DBPSK、QPSK、DQPSK、OQPSK、MSK、GMSK、π/4QPSK等;另有模拟调制解调模块(AM、FM)与模拟及数字锁相环等,可配合信号源模块独立地进行相关实验;
本系统的先进设计理念使基本模块可任意拆卸,教师可根据课程需要任意灵活组合电路,构建不同的通信系统。今后还将陆续提供可选扩展模块汉明纠错编解码模块、卷积编解码模块、CDMA原理性扩频解扩模块、OFDM调制解调模块等,使系统功能不断扩展完善。9个功能模块可组成完整的无线通信子系统和有线通信子系统,通过系统实验使学生熟悉现代通信系统的组成,并对通信系统中最新的关键技术有更深的了解。
模块化设计还便于产品维护。设备出现故障或系统升级仅需现场或邮寄更换个别相关模块,一般不会影响系统设备中其它部件的正常使用。
系统多处采用FPGA,FPGA与DSP均预留开放的配置接口,可供师生进行大量的软件二次开发,同时也便于系统升级。因此,系统除了用于通信原理课程的实验,还可以作为一个开放的硬件平台,用于包括FPGA、DSP、单片机编程在内的各类课程设计和毕业设计。
二、电路硬件平台的基本组成
通信技术创新实验系统由函数信号源模块、PCM/PAM模块、复接/解复接模块、线路编/解码及锁相环模块、CVSD编/解码模块、FPGA与DSP初始化模块、数字信号处理模块、AD/DA与调制/解调模块以及显示控制模块(人机界面)等9个基本功能模块组成,学生通过自行连接信号线贯通各基本模块,构建完整的通信系统,检验和调整各个关键点的信号,可大大加深对现代通信系统概念和结构的理解。
在本系统中,包含两套不对称的传输信道,这样做的目的是为了尽可能多的涵盖通信传输系统各方面的技术:
(1)主要体现无线信道传输技术的传输信道,信号流程为:模拟函数信号源→CVSD话音编码(或误码仪的码型信号发生器)→数字调制→信道→数字解调→CVSD话音译码→示波器显示(或误码仪的误码检测器)。
(2)主要体现有线信道传输技术的信号支路,信号流程为:模拟函数信号源→PCM话音编码→信道复接→线路编码(HDB3/CMI)→线路译码→信道解复接→PCM话音译码→示波器显示。
函数信号源模块输出正弦波和方波,TPAO1S、TPAO2S分别为输出端口,VS102调节方波输出大小,调节范围:0~5V。VS103调节正弦波输出大小,调节范围:0~5V;信号输出有高低两个频段:JS01跳线插入、JS02跳线不插输出高频信号,输出信号频率范围20KHz~350KHz;JS01跳线不插、JS02跳线插入,输出低频信号,输出信号频率范围300Hz~2KHz。
三、通信原理实验内容:
PAM信源编/译码实验
PCM信源编/译码实验
ADPCM信源编/译码实验
帧成形与帧传输实验
CVSD信源编/译码实验
AMI/HDB3线路码型变换原理实验
HDB3线路编码通信系统综合实验
CMI码型变换原理实验
CMI线路编码通信系统综合实验
汉明纠错编/译码原理实验(正在开发)
AM-FM调制/解调原理实验(正在开发)
二进频移键控FSK传输系统调制、解调实验及系统性能测试         
二进相移键控BPSK传输系统调制、解调实验及系统性能测试
差分二进制相移键控传输DBPSK系统的调制、解调实验
四相相移键控QPSK传输系统的调制、解调实验
差分四相相移键控DQPSK传输系统的调制、解调实验
四相交错相移键控OQPSK传输系统的调制、解调实验
最小频移键控MSK传输系统的调制、解调实验
高斯最小频移键控传输GMSK系统的调制、解调实验
π/4差分四相相移键控π/4DQPSK传输系统调制、解调实验
模拟锁相环载波同步实验
模拟锁相环时钟提取实验
数字锁相环位同步实验
帧同步提取系统实验
RS422平衡数字传输接口实验
通过FPGA或DSP的预留编程配置接口进行二次开发,内容主要包括:
⑴显示控制模块CPU(89C51系列)键盘扫描程序编制实验
⑵CPU驱动液晶显示器的应用实验
⑶显示控制模块中用户操作界面的编程实验
⑷通过JTAG接口对DSP编程进行DSP信号处理实验
⑸通过JTAG接口对FPGA编程进行DDS波形生成实验
⑹通过JTAG接口对FPGA编程实现帧成形实验
⑺通过JTAG接口对FPGA编程实现帧同步实验
⑻通过JTAG接口对FPGA、DSP进行综合编程实现AM(有能力还可延伸到QAM、CDMA等)调制/解调实验

(二)UTD2102CEX示波器
 
1、100MHz带宽,1GSa/s实时采样率
2、2个模拟通道,存储深度25kpts
3、波形捕获率高达2,000wfms/s
4、低底噪,宽范围垂直档位1mV/div~20V/div
5、通过U盘可进行系统软件升级
6、可选配逻辑分析仪模块
7、时基范围2ns/div~50s/div
8、触发类型标配:边沿触发、脉宽触发、交替触发
9、支持同时打开Y-T和X-Y模式,可观测李沙育波形
10、配备标准接口:USB OTG
11、7英寸TFT LCD,WVGA(800×480)
技术参数:

型号 UTD2102CEX
通道数 2
带宽 100MHz
最大采样率 1 GS/s
上升时间 ≤3.5ns
存储深度 25kpts
波形捕获率 ≥2,000wfms/s
垂直灵敏度 1mV/div ~ 20V/div
时基范围(s/div) 2ns/div~50s/div
存储方式 设置、波形、位图
触发
触发频率计 6位触发频率计
触发类型 边沿、脉宽、交替
触发电平范围 内部 距屏幕中心±5div
  EXT ±3V
释抑范围 80ns~1.5s
边沿触发
边沿类型 上升、下降、上升&下降
脉宽触发
触发模式 正脉宽(大于,小于,等于),负脉宽(大于,小于,等于)
脉冲宽度范围 20ns~10s
交替触发
CH1触发 边沿、脉宽
CH2触发 边沿、脉宽
测量
光标 手动模式 光标间电压差(ΔV),光标间时间差(ΔT),ΔT的倒数(Hz)(1/ΔT)
  追踪模式 波形点的电压值和时间值
  自动测量模式 允许在自动测量时显示光标
自动测量 峰峰值、幅值、最大值、最小值、顶端值、底端值、中间值、平均值、均方根值、周期平均值、周期均方根、过冲、预冲、频率、周期、上升时间、下降时间、正脉宽、负脉宽、正占空比、负占空比、上升延迟 、下降延迟
数学操作 加、减、乘、除、反相
存储波形 20组波形、20种设置
FFT Window Hanning、Hamming、Blackman、 Rectangular
  采样点 1024 points
李沙育  带宽 50MHz/70MHz/100MHz
     图形    
  相位差 ±3 degrees
其它
接口功能 标配:USB    OTG
一般参数
电源 100V~240VACrms,50Hz/60Hz
LCD尺寸 7英寸TFT LCD    ,WVGA(800×480)
机身颜色 象牙白+灰色
机身重量 2.2 kg
机身尺寸(W×H×D) 306mm×134mm×122mm
标准配件 探头×2(1:1,10:1可切换)、电源线、USB连接线、软件光盘
标准包装 纸箱
标准包装数量 2台
标准包装尺寸 450mm× 420mm × 280mm
标准包装箱毛重 8.5 kg
可选配件 LA模块:UT-M09

X(带手机端)

截屏,微信识别二维码

微信号:13817525788

(点击微信号复制,添加好友)

  打开微信

微信号已复制,请打开微信添加咨询详情!