数控分频器的设计实验
数控分频器的设计
一、 实验目的
1、 学习数控分频器的设计、分析和测试方法。
2、 了解和掌握分频电路实现的方法。
3、 掌握EDA技术的层次化设计方法。
二、 实验原理
数控分频器的功能就是当输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计完成的，方法是将计数溢出位与预置数加载输入信号相接得到。
三、 实验内容
本实验要求完成的任务是在时钟信号的作用下，通过输入八位的拨动开关输入不同的数据，改变分频比，使输出端口输出不同频率的时钟信号，过到数控分频的效果。在实验中时，数字时钟选择1KHZ作为输入的时钟信号（频率过高观察不到LED的闪烁快慢），用八个拨动开关做为数据的输入，当八个拨动开关置为一个二进制数时，在输出端口输出对应频率的时钟信号，用户可以用示波器来观察信号输出模块观察频率的变化。也可以使输出端口接LED灯来观察频率的变化。在此实验中我们把输入接入LED灯模块。
四、 实验步骤
1、 打开QUARTUSII软件，新建一个工程。
2、 建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。
3、 按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光盘中提供的示例程序。
4、 编写完VHDL程序后，保存起来。方法同实验一。
5、 对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。
6、 编译仿真无误后，根据用户自己的要求进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。
7、 根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。
如果是调用的本书提供的VHDL代码，则实验连线如下：
INCLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1464HZ。
DATA[7..0]：分频数据输入信号，分别接拨动开关的K8-K1。
FOUT：分频输出信号，接一个LED灯D1。
8、 用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致。
五、 实验现象与结果
以设计的参考示例为例，当设计文件加载到目标器件后，确认信号连接线已正确连接，拨动八位拨动开关，使其为一个数值，则输入的时钟信号使LED灯开始闪烁，改变拨动开关，LED的闪烁快慢会按一定的规则发生改变。用示波器观测FPGA输入输出模块可以看到波形会随十二位拨动开关的改变而变化。
六、 实验报告
1、 输入不同的DATA值绘出仿真波形，并作说明。
2、在这个程序的基础上扩展成16位的分频器，写出VHDL代码。
3、 将实验原理、设计过程、编译仿真波形和分析结果、硬件测试结果记录下来。
